ALTERA DDR2 SDRAM-Controller
Wichtige Informationen
Die Altera® DDR-, DDR2- und DDR3-SDRAM-Controller mit ALTMEMPHY IP bieten vereinfachte Schnittstellen zu branchenüblichem DDR-, DDR2- und DDR3-SDRAM. Die ALTMEMPHY-Megafunktion ist eine Schnittstelle zwischen einem Speichercontroller und den Speichergeräten und führt Lese- und Schreibvorgänge im Speicher aus. Die DDR-, DDR2- und DDR3-SDRAM-Controller mit ALTMEMPHY-IP arbeiten in Verbindung mit der Altera ALTMEMPHY-Megafunktion.
Die DDR- und DDR2-SDRAM-Controller mit ALTMEMPHY IP und ALTMEMPHY-Megafunktion bieten DDR- und DDR2-SDRAM-Schnittstellen mit voller oder halber Rate. Der DDR3-SDRAM-Controller mit ALTMEMPHY IP und ALTMEMPHY-Megafunktion unterstützt DDR3-SDRAM-Schnittstellen im Halbratenmodus. Die DDR-, DDR2- und DDR3-SDRAM-Controller mit ALTMEMPHY IP bieten den Hochleistungs-Controller II (HPC II), der hohe Effizienz und erweiterte Funktionen bietet. Abbildung 15–1 zeigt ein Diagramm auf Systemebene einschließlich des Beispielsample Top-Level file die der DDR-, DDR2- oder DDR3-SDRAM-Controller mit ALTMEMPHY-IP für Sie erstellt.
Abbildung 15–1. Diagramm auf Systemebene
Hinweis zu Abbildung 15–1:
(1) Wenn Sie „DLL extern instanziieren“ wählen, wird die Verzögerungsschleife (DLL) außerhalb der ALTMEMPHY-Megafunktion instanziiert.
Der MegaWizard™ Plug-In Manager generiert ein Example Top-Level file, bestehend aus einem example-Treiber und Ihre benutzerdefinierte Variante des DDR-, DDR2- oder DDR3-SDRAM-Hochleistungscontrollers. Der Controller instanziiert eine Instanz der ALTMEMPHY-Megafunktion, die wiederum einen Phasenregelkreis (PLL) und eine DLL instanziiert. Sie können die DLL auch außerhalb der ALTMEMPHY-Megafunktion instanziieren, um die DLL zwischen mehreren Instanzen der ALTMEMPHY-Megafunktion gemeinsam zu nutzen. Sie können eine PLL nicht zwischen mehreren Instanzen der ALTMEMPHY-Megafunktion teilen, aber Sie können einige der PLL-Taktausgänge zwischen diesen mehreren Instanzen teilen.
© 2012 Altera Corporation. Alle Rechte vorbehalten. Die Wörter und Logos von ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS und STRATIX sind Marken der Altera Corporation und beim US-amerikanischen Patent- und Markenamt und in anderen Ländern eingetragen. Alle anderen als Marken oder Dienstleistungsmarken gekennzeichneten Wörter und Logos sind Eigentum ihrer jeweiligen Inhaber, wie unter beschrieben www.altera.com/common/legal.html. Altera garantiert die Leistung seiner Halbleiterprodukte gemäß den aktuellen Spezifikationen gemäß der Standardgarantie von Altera, behält sich jedoch das Recht vor, jederzeit ohne Vorankündigung Änderungen an Produkten und Dienstleistungen vorzunehmen. Altera übernimmt keine Verantwortung oder Haftung, die sich aus der Anwendung oder Nutzung von hierin beschriebenen Informationen, Produkten oder Dienstleistungen ergibt, es sei denn, Altera hat ausdrücklich schriftlich zugestimmt. Altera-Kunden wird empfohlen, die neueste Version der Gerätespezifikationen zu beschaffen, bevor sie sich auf veröffentlichte Informationen verlassen und bevor sie Produkte oder Dienstleistungen bestellen.
Der Example Top-Level file ist ein voll funktionsfähiges Design, das Sie simulieren, synthetisieren und in Hardware verwenden können. Die ExampDer Treiber ist ein Selbsttestmodul, das Lese- und Schreibbefehle an den Controller sendet und die gelesenen Daten überprüft, um die Signale „Bestanden“ oder „Nicht bestanden“ und „Test abgeschlossen“ zu erzeugen.
Die Megafunktion ALTMEMPHY erstellt den Datenpfad zwischen dem Speichergerät und dem Speichercontroller. Die Megafunktion ist als eigenständiges Produkt erhältlich oder kann in Verbindung mit dem Altera-Hochleistungsspeichercontroller verwendet werden.
Wenn Sie die ALTMEMPHY-Megafunktion als eigenständiges Produkt verwenden, verwenden Sie sie entweder mit benutzerdefinierten Controllern oder Controllern von Drittanbietern.
Für neue Designs empfiehlt Altera die Verwendung einer UniPHY-basierten externen Speicherschnittstelle, z. B. der DDR2- und DDR3-SDRAM-Controller mit UniPHY, der SRAM-Controller QDR II und QDR II+ mit UniPHY oder des RLDRAM II-Controllers mit UniPHY.
Release-Informationen
Tabelle 15–1 enthält Informationen zu dieser Version des DDR3-SDRAM-Controllers mit ALTMEMPHY-IP.
Tisch 15–1. Release-Informationen
| Artikel | Beschreibung |
| Version | 11.1 |
| Veröffentlichungsdatum | November 2011 |
| Bestellcodes | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| Produkt-IDs | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunktion) |
| Vendor ID | 6AF7 |
Altera überprüft, ob die aktuelle Version der Quartus® II-Software die vorherige Version jeder MegaCore-Funktion kompiliert. In den Versionshinweisen und Errata der MegaCore IP Library werden alle Ausnahmen von dieser Überprüfung aufgeführt. Altera überprüft die Kompilierung nicht mit MegaCore-Funktionsversionen, die älter als eine Version sind. Informationen zu Problemen mit dem DDR-, DDR2- oder DDR3-SDRAM-Hochleistungscontroller und der ALTMEMPHY-Megafunktion in einer bestimmten Quartus II-Version finden Sie in den Versionshinweisen zur Quartus II-Software.
Unterstützung für Gerätefamilien
Tabelle 15–2 definiert die Geräteunterstützungsstufen für Altera IP-Cores.
Tabelle 15–2. Unterstützungsstufen für Altera IP Core-Geräte
| FPGA-Gerätefamilien | HardCopy-Gerätefamilien |
| Vorläufige Unterstützung– Der IP-Kern wird mit vorläufigen Timing-Modellen für diese Gerätefamilie verifiziert. Der IP-Core erfüllt alle funktionalen Anforderungen, wird jedoch möglicherweise noch einer Timing-Analyse für die Gerätefamilie unterzogen. Es kann mit Vorsicht in Produktionsdesigns verwendet werden. | HardCopy Companion– Der IP-Kern wird mit vorläufigen Timing-Modellen für das Hard Copy-Begleitgerät verifiziert. Der IP-Core erfüllt alle funktionalen Anforderungen, wird jedoch möglicherweise noch einer Timing-Analyse für die HardCopy-Gerätefamilie unterzogen. Es kann mit Vorsicht in Produktionsdesigns verwendet werden. |
| Letzte Unterstützung– Der IP-Kern wird mit endgültigen Timing-Modellen für diese Gerätefamilie überprüft. Der IP-Core erfüllt alle funktionalen und zeitlichen Anforderungen der Gerätefamilie und kann in Produktionsdesigns verwendet werden. | HardCopy-Zusammenstellung– Der IP-Kern wird mit endgültigen Timing-Modellen für die HardCopy-Gerätefamilie verifiziert. Der IP-Core erfüllt alle funktionalen und zeitlichen Anforderungen der Gerätefamilie und kann in Produktionsdesigns verwendet werden. |
Tabelle 15–3 zeigt den Grad der Unterstützung, den die DDR-, DDR2- und DDR3-SDRAM-Controller mit ALTMEMPHY IP für Altera-Gerätefamilien bieten.
Tabelle 15–3. Unterstützung der Gerätefamilie
| Gerätefamilie | Protokoll | |
| DDR und DDR2 | DDR3 | |
| Arria® GX | Finale | Keine Unterstützung |
| ArriaIIGX | Finale | Finale |
| Cyclone® III | Finale | Keine Unterstützung |
| Zyklon III LS | Finale | Keine Unterstützung |
| Zyklon IV E. | Finale | Keine Unterstützung |
| Cyclone IV GX | Finale | Keine Unterstützung |
| HardCopy II | Weitere Informationen finden Sie auf der IP-Seite „Was ist neu in Altera“ von Altera webWebsite. | Keine Unterstützung |
| Stratix® II | Finale | Keine Unterstützung |
| Stratix II GX | Finale | Keine Unterstützung |
| Andere Gerätefamilien | Keine Unterstützung | Keine Unterstützung |
Merkmale
ALTMEMPHY Megafunktion
Tabelle 15–4 fasst die wichtigsten Funktionsunterstützungen für die ALTMEMPHY-Megafunktion zusammen.
Tabelle 15–4. Unterstützung von ALTMEMPHY-Megafunktionsfunktionen
| Besonderheit | DDR und DDR2 | DDR3 |
| Unterstützung für das Altera PHY Interface (AFI) auf allen unterstützten Geräten. | ✓ | ✓ |
| Automatisierte Erstkalibrierung, wodurch komplizierte Zeitberechnungen für das Lesen von Daten entfallen. | ✓ | ✓ |
| BandtagE- und Temperatur-Tracking (VT), das maximale stabile Leistung für DDR-, DDR2- und DDR3-SDRAM-Schnittstellen garantiert. | ✓ | ✓ |
| Eigenständiger Datenpfad, der die Verbindung zu einem Altera-Controller oder einem Drittanbieter-Controller unabhängig von den kritischen Timing-Pfaden herstellt. | ✓ | ✓ |
| Full-Rate-Schnittstelle | ✓ | — |
| Schnittstelle mit halber Rate | ✓ | ✓ |
| Einfach zu bedienender Parametereditor | ✓ | ✓ |
Darüber hinaus unterstützt die ALTMEMPHY-Megafunktion DDR3-SDRAM-Komponenten ohne Nivellierung:
- Die ALTMEMPHY-Megafunktion unterstützt DDR3-SDRAM-Komponenten ohne Nivellierung für Arria II GX-Geräte mit T-Topologie für Takt, Adresse und Befehlsbus:
- Unterstützt mehrere Chipauswahlen.
- Der DDR3 SDRAM PHY ohne Leveling fMAX beträgt 400 MHz für Single-Chip-Selects.
- Keine Unterstützung für Datenmasken-Pins (DM) für ×4 DDR3-SDRAM-DIMMs oder -Komponenten. Wählen Sie daher „Nein“ für „Drive DM Pins from FPGA“, wenn Sie ×4-Geräte verwenden.
- Die ALTMEMPHY-Megafunktion unterstützt nur DDR3-SDRAM-Schnittstellen mit halber Rate.
Hochleistungscontroller II
Tabelle 15–5 fasst die wichtigsten Funktionsunterstützungen für DDR, DDR2 und DDR3 SDRAM HPC II zusammen.
Tabelle 15–5. Funktionsunterstützung (Teil 1 von 2)
| Besonderheit | DDR und DDR2 | DDR3 |
| Halbratenregler | ✓ | ✓ |
| Unterstützung für AFI ALTMEMPHY | ✓ | ✓ |
| Unterstützung für die lokale Schnittstelle Avalon®Memory Mapped (Avalon-MM). | ✓ | ✓ |
Tabelle 15–5. Funktionsunterstützung (Teil 2 von 2)
| Besonderheit | DDR und DDR2 | DDR3 |
| Konfigurierbare Befehls-Look-Ahead-Bankverwaltung mit Lese- und Schreibvorgängen in der richtigen Reihenfolge | ✓ | ✓ |
| Additive Latenz | ✓ | ✓ |
| Unterstützung für beliebige Avalon-Burst-Länge | ✓ | ✓ |
| Integrierter flexibler Speicher-Burst-Adapter | ✓ | ✓ |
| Konfigurierbare Local-to-Memory-Adresszuordnungen | ✓ | ✓ |
| Optionale Laufzeitkonfiguration der Größen- und Modusregistereinstellungen sowie des Speichertimings | ✓ | ✓ |
| Teilweise Array-Selbstaktualisierung (PASR) | ✓ | ✓ |
| Unterstützung für branchenübliche DDR3-SDRAM-Geräte | ✓ | ✓ |
| Optionale Unterstützung für den Selbstaktualisierungsbefehl | ✓ | ✓ |
| Optionale Unterstützung für benutzergesteuerte Abschaltbefehle | ✓ | ✓ |
| Optionale Unterstützung für einen automatischen Abschaltbefehl mit programmierbarem Timeout | ✓ | ✓ |
| Optionale Unterstützung für Auto-Precharge-Lese- und Auto-Precharge-Schreibbefehle | ✓ | ✓ |
| Optionale Unterstützung für die Aktualisierung des Benutzer-Controllers | ✓ | ✓ |
| Optionale gemeinsame Nutzung mehrerer Controller-Uhren in SOPC Builder Flow | ✓ | ✓ |
| Integrierte Fehlerkorrektur-Codierungsfunktion (ECC) 72-Bit | ✓ | ✓ |
| Integrierte ECC-Funktion, 16, 24 und 40 Bit | ✓ | ✓ |
| Unterstützung für das Schreiben von Teilwörtern mit optionaler automatischer Fehlerkorrektur | ✓ | ✓ |
| SOPC Builder bereit | ||
| Unterstützung für die OpenCore Plus-Evaluierung | ✓ | ✓ |
| IP-Funktionssimulationsmodelle zur Verwendung im von Altera unterstützten VHDL- und Verilog HDL-Simulator | ✓ | ✓ |
Anmerkungen zu Tabelle 15–5:
- HPC II unterstützt additive Latenzwerte größer oder gleich tRCD-1 in Taktzykluseinheiten (tCK).
- Diese Funktion wird mit DDR3-SDRAM mit Nivellierung nicht unterstützt.
Nicht unterstützte Funktionen
Tabelle 15–6 fasst nicht unterstützte Funktionen für die ALTMEMPHY-basierten externen Speicherschnittstellen von Altera zusammen.
Tabelle 15–6. Nicht unterstützte Funktionen
| Speicherprotokoll | Nicht unterstützte Funktion |
| DDR- und DDR2-SDRAM | Timing-Simulation |
| Burst-Länge von 2 | |
| Teilweiser Burst und nicht ausgerichteter Burst im ECC- und Nicht-ECC-Modus, wenn DM-Pins deaktiviert sind | |
| DDR3 SDRAM | Timing-Simulation |
| Teilweiser Burst und nicht ausgerichteter Burst im ECC- und Nicht-ECC-Modus, wenn DM-Pins deaktiviert sind | |
| Stratix III und Stratix IV | |
| DIMM-Unterstützung | |
| Full-Rate-Schnittstellen |
MegaCore-Verifizierung
Altera führt umfangreiche stichprobenartige, gezielte Tests mit Funktionstestabdeckung unter Verwendung branchenüblicher Denali-Modelle durch, um die Funktionalität der DDR-, DDR2- und DDR3-SDRAM-Controller mit ALTMEMPHY IP sicherzustellen.
Ressourcennutzung
Dieser Abschnitt enthält typische Informationen zur Ressourcennutzung für die externen Speichercontroller mit ALTMEMPHY für unterstützte Gerätefamilien. Diese Informationen dienen lediglich als Richtlinie; Für genaue Daten zur Ressourcennutzung sollten Sie Ihren IP-Core generieren und sich auf die von der Quartus II-Software generierten Berichte beziehen.
Tabelle 15–7 zeigt Daten zur Ressourcennutzung für die ALTMEMPHY-Megafunktion und den DDR3-Hochleistungscontroller II für Arria II GX-Geräte.
Tabelle 15–7. Ressourcennutzung in Arria II GX-Geräten (Teil 1 von 2)
| Protokoll | Erinnerung Breite (Bits) | Kombination ALUTS | Logik Register | Erinnerung ALUTs | M9K Blöcke | M144K Blöcke | Memor y (Bits) |
| Regler | |||||||
| DDR3
(Halber Preis) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Tabelle 15–7. Ressourcennutzung in Arria II GX-Geräten (Teil 2 von 2)
| Protokoll | Erinnerung Breite (Bits) | Kombination ALUTS | Logik Register | Erinnerung ALUTs | M9K Blöcke | M144K Blöcke | Memor y (Bits) |
| Controller+PHY | |||||||
| DDR3
(Halber Preis) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
Tabelle 15–8 zeigt Daten zur Ressourcennutzung für den DDR2-Hochleistungscontroller und Controller plus PHY für Konfigurationen mit halber und voller Rate für Arria II GX-Geräte.
Tabelle 15–8. DDR2-Ressourcennutzung in Arria II GX-Geräten
| Protokoll | Erinnerung Breite (Bits) | Kombination ALUTS | Logik Register | Erinnerung ALUTs | M9K Blöcke | M144K Blöcke | Erinnerung (Bits) |
| Regler | |||||||
| DDR2
(Halber Preis) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Volltarif) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Controller+PHY | |||||||
| DDR2
(Halber Preis) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Volltarif) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
Tabelle 15–9 zeigt Ressourcennutzungsdaten für den DDR2-Hochleistungscontroller und den Controller plus PHY für Konfigurationen mit halber und voller Rate für Cyclone III-Geräte.
Tabelle 15–9. DDR2-Ressourcennutzung in Cyclone III-Geräten
| Protokoll | Erinnerung Breite (Bits) | Logik Register | Logikzellen | M9K-Blöcke | Erinnerung (Bits) |
| Regler | |||||
| DDR2
(Halber Preis) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Volltarif) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Controller+PHY | |||||
| DDR2
(Halber Preis) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Volltarif) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Systemanforderungen
Der DDR3-SDRAM-Controller mit ALTMEMPHY IP ist Teil der MegaCore IP-Bibliothek, die mit der Quartus II-Software vertrieben wird und von Altera heruntergeladen werden kann webWebsite, Www.altera.com.
Systemanforderungen und Installationsanweisungen finden Sie unter Altera Software Installation & Licensing.
Installation und Lizenzierung
Abbildung 15–2 zeigt die Verzeichnisstruktur nach der Installation des DDR3-SDRAM-Controllers mit ALTMEMPHY-IP ist das Installationsverzeichnis. Das Standardinstallationsverzeichnis unter Windows ist c:\altera\ ; unter Linux ist es /opt/altera .
Abbildung 15–2. Verzeichnisaufbau
Sie benötigen eine Lizenz für die MegaCore-Funktion nur dann, wenn Sie mit der Funktionalität und Leistung vollkommen zufrieden sind und Ihr Design in die Produktion bringen möchten.
Zur Nutzung des DDR3 SDRAM HPC können Sie eine Lizenz anfordern file aus der Altera web Seite unter www.altera.com/licensing und installieren Sie es auf Ihrem Computer. Wenn Sie eine Lizenz anfordern file, Altera sendet Ihnen per E-Mail eine License.dat file. Wenn Sie keinen Internetzugang haben, wenden Sie sich an Ihren örtlichen Vertreter.
Um das DDR3 SDRAM HPC II zu verwenden, wenden Sie sich an Ihren örtlichen Vertriebsmitarbeiter, um eine Lizenz zu bestellen.
Kostenlose Evaluierung
Die OpenCore Plus-Evaluierungsfunktion von Altera gilt nur für den DDR3 SDRAM HPC. Mit der OpenCore Plus-Bewertungsfunktion können Sie die folgenden Aktionen ausführen:
- Simulieren Sie das Verhalten einer Megafunktion (Altera MegaCore-Funktion oder AMPPSM-Megafunktion) in Ihrem System.
- Überprüfen Sie schnell und einfach die Funktionalität Ihres Designs und bewerten Sie dessen Größe und Geschwindigkeit.
- Generieren Sie eine zeitlich begrenzte Geräteprogrammierung files für Designs, die MegaCore-Funktionen enthalten.
- Programmieren Sie ein Gerät und überprüfen Sie Ihr Design in der Hardware.
Sie müssen nur dann eine Lizenz für die Megafunktion erwerben, wenn Sie mit der Funktionalität und Leistung vollkommen zufrieden sind und Ihr Design in die Produktion bringen möchten.
OpenCore Plus-Timeout-Verhalten
Die Hardware-Evaluierung von OpenCore Plus kann die folgenden zwei Betriebsmodi unterstützen:
- Ungebunden – das Design läuft für eine begrenzte Zeit
- Angebunden – erfordert eine Verbindung zwischen Ihrem Board und dem Host-Computer. Wenn der Tethered-Modus von allen Megafunktionen in einem Design unterstützt wird, kann das Gerät länger oder unbegrenzt betrieben werden
Bei Erreichen der restriktivsten Auswertezeit enden alle Megafunktionen in einem Gerät gleichzeitig. Wenn ein Design mehr als eine Megafunktion enthält, kann das Timeout-Verhalten einer bestimmten Megafunktion durch das Timeout-Verhalten der anderen Megafunktionen maskiert werden.
Für MegaCore-Funktionen beträgt das ungebundene Timeout 1 Stunde; Der Tethered-Timeout-Wert ist unbegrenzt.
Ihr Design funktioniert nicht mehr, nachdem die Hardware-Evaluierungszeit abgelaufen ist und der Ausgang „local_ready“ auf Low geht.
Revisionsverlauf des Dokuments
Tabelle 15–10 listet den Revisionsverlauf für dieses Dokument auf.
Tabelle 15–10. Dokumentrevisionsverlauf
| Datum | Version | Änderungen |
| November 2012 | 1.2 | Kapitelnummer von 13 auf 15 geändert. |
| Juni 2012 | 1.1 | Feedback-Symbol hinzugefügt. |
| November 2011 | 1.0 | Kombinierte Versionsinformationen, Gerätefamilienunterstützung, Funktionsliste und Liste nicht unterstützter Funktionen für DDR, DDR2 und DDR3. |
Dokumente / Ressourcen
 |
ALTERA DDR2 SDRAM-Controller [pdf] Anweisungen DDR2 SDRAM-Controller, DDR2, SDRAM-Controller, Controller |
