Inhalt
verstecken
Intel Erasure Decoder-Referenzdesign
Aktualisiert für Intel® Quartus® Prime Design Suite: 17.0
AUSWEIS: 683099
Version: 2017.05.02
Über das Erasure Decoder-Referenzdesign
- Der Löschdecoder ist ein bestimmter Typ eines Reed-Solomon-Decoders, der einen nichtbinären, zyklischen, linearen Blockfehlerkorrekturcode verwendet.
- Bei einem Reed-Solomon-Decoder mit Lösch-Decodierungsfunktion beträgt die Anzahl der Fehler (E) und Löschungen (E'), die Sie korrigieren können: n – k = 2E + E'
- Wobei n die Blocklänge und k die Nachrichtenlänge ist (nk gleich der Anzahl der Paritätssymbole).
- Der Erasure Decoder berücksichtigt nur Löschungen, sodass die Korrekturfähigkeit das durch nk gegebene Maximum erreichen kann. Der Decoder empfängt als Eingabe die Löschorte, die typischerweise von dem Demodulator innerhalb des Codiersystems bereitgestellt werden, was bestimmte empfangene Codesymbole als unzuverlässig anzeigen kann. Das Design sollte die Löschkorrekturfähigkeit nicht überschreiten. Das Design behandelt Symbole, die es als Löschung anzeigt, als Nullwert.
Merkmale
- Zielt auf Stratix® 10-Geräte ab
- Korrigiert Löschungen
- Parallelbetrieb
- Durchflussregelung
Funktionsbeschreibung des Löschdecoders
- Der Erasure Decoder korrigiert keine Fehler, sondern löscht nur. Es vermeidet die Komplexität des Auffindens von Fehlerstellen, die die Reed-Solomon-Decodierung erfordert.
- Der Entwurfsalgorithmus und die Architektur unterscheiden sich von denen eines Reed-Solomon-Decoders. Löschdecodierung ist eine Form der Codierung. Es versucht, die Eingabe mit p = nk Symbolen aufzufüllen, um ein gültiges Codewort zu bilden, indem es die Paritätsgleichungen erfüllt. Die Paritätsmatrix und die Generatormatrix definieren die Paritätsgleichungen.
- Das Design funktioniert nur mit kleinen Reed-Solomon-Codes wie RS(14,10), RS(16,12), RS(12,8) oder RS(10,6). Verwenden Sie für eine kleine Anzahl von Paritätssymbolen (p < k) dieses Design; für eine große Anzahl von Paritätssymbolen (p > kp) sollten Sie eine Generatormatrix verwenden.
- Das Löschmuster (dargestellt durch den n Bit breiten Eingang in_era) adressiert das ROM, wo das Design Paritätsuntermatrizen speichert. Das Design hat nur np = n! k! n − k ! mögliche Löschmuster. Daher verwendet das Design ein Adresskomprimierungsmodul.
- Das Design codiert die Adresse mit der Anzahl von Adressen, die kleiner als die Adresse sind und genau p Bits gesetzt haben.
- Der Löschdecoder empfängt an seinem Eingang eine beliebige Rate eingehender Symbole bis zur Gesamtblocklänge n pro Zyklus für den maximalen Durchsatz. Sie können die Parallelität und die Anzahl der Kanäle konfigurieren, sodass das Design die eingehenden Symbole parallel mit der Anzahl der Kanäle multipliziert, die verschiedenen gleichzeitig eintreffenden Codewörtern entsprechen.
- Der Löschdecoder erzeugt das vollständig decodierte Codewort, einschließlich Prüfsymbole, in einem Zyklus (mehrere Codewörter für mehrere Kanäle).
Ein Eingangspuffer ermöglicht es Ihnen, die Anzahl der parallelen Symbole pro Kanal kleiner als die Gesamtblocklänge (n) zu haben. Intel empfiehlt die Verwendung der Eingangsbandbreite, es sei denn, die Parallelität hängt von Ihren Schnittstellenanforderungen ab.
Löschdecoder-IP-Core-Parameter
| Parameter | Gesetzliche Werte | Standardwert | Beschreibung |
| Anzahl der Kanäle | 1 bis 16 | 1 | Die Anzahl der Eingangskanäle (C) herstellen. |
| Anzahl der Bits pro Symbol | 3 bis 12 | 4 | Die Anzahl der Bits pro Symbol (M). |
| Anzahl der Symbole pro Codewort | 1 bis 2M–1 | 14 | Die Gesamtzahl der Symbole pro Codewort (N). |
| Anzahl der Prüfsymbole pro Codewort | 1 bis N–1 | 4 | Die Anzahl der Prüfsymbole pro Codewort (R). |
| Anzahl paralleler Symbole pro Kanal | 1 bis N | 14 | Die Anzahl der Symbole, die für jedes Codewort parallel am Eingang ankommen (PAR) |
| Feldpolynom | Jedes gültige Polynom | 19 | Gibt das primitive Polynom an, das das Galois-Feld definiert. |
Löschdecoder-Schnittstellen und -Signale
- Die Avalon-ST-Schnittstelle unterstützt Backpressure, einen Flusskontrollmechanismus, bei dem eine Senke einer Quelle mitteilen kann, dass sie das Senden von Daten stoppen soll.
- Die Bereitschaftslatenz auf der Avalon-ST-Eingangsschnittstelle ist 0; Die Anzahl der Symbole pro Schlag ist auf 1 festgelegt.
- Die Takt- und Reset-Schnittstellen treiben oder empfangen das Takt- und Reset-Signal, um die Avalon-ST-Schnittstellen zu synchronisieren.
Avalon-ST-Schnittstellen in DSP-IP-Kernen
- Avalon-ST-Schnittstellen definieren ein standardisiertes, flexibles und modulares Protokoll für Datenübertragungen von einer Quellenschnittstelle zu einer Senkenschnittstelle.
- Die Eingangsschnittstelle ist eine Avalon-ST-Senke und die Ausgangsschnittstelle ist eine Avalon-ST-Quelle. Die Avalon-ST-Schnittstelle unterstützt Paketübertragungen mit Paketen, die über mehrere Kanäle verschachtelt sind.
- Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
- Avalon-ST-Schnittstellen unterstützen Backpressure, einen Flusskontrollmechanismus, bei dem eine Senke einer Quelle signalisieren kann, das Senden von Daten zu stoppen. Die Senke verwendet normalerweise Gegendruck, um den Datenfluss zu stoppen, wenn ihre FIFO-Puffer voll sind oder wenn ihre Ausgabe überlastet ist.
Zugehörige Informationen
- Spezifikationen der Avalon-Schnittstelle
Decoder-IP-Core-Signale löschen
Takt- und Reset-Signale
| Name | Avalon-ST-Typ | Richtung | Beschreibung |
| clk_clk | klick | Eingang | Die Hauptsystemuhr. Der gesamte IP-Kern arbeitet an der ansteigenden Flanke von clk_clk . |
| reset_reset_n | reset_n | Eingang | Ein aktiv niedriges Signal, das das gesamte System zurücksetzt, wenn es aktiviert wird. Sie können dieses Signal asynchron aktivieren.
Sie müssen es jedoch synchron zum clk_clk-Signal deaktivieren. Stellen Sie nach der Wiederherstellung des IP-Cores nach dem Zurücksetzen sicher, dass es sich bei den empfangenen Daten um ein vollständiges Paket handelt. |
Avalon-ST Eingangs- und Ausgangsschnittstellensignale
| Name | Avalon-ST-Typ | Richtung | Beschreibung |
| bereit | bereit | Ausgabe | Datenübertragungsbereitschaftssignal, um anzuzeigen, dass die Senke bereit ist, Daten zu akzeptieren. Die Senkenschnittstelle treibt das in_ready-Signal, um den Datenfluss über die Schnittstelle zu steuern. Die Senkenschnittstelle erfasst die Datenschnittstellensignale an der aktuellen ansteigenden clk-Flanke. |
| ungültig | gültig | Eingang | Datengültigkeitssignal, um die Gültigkeit der Datensignale anzuzeigen. Wenn Sie das in_valid-Signal aktivieren, sind die Avalon-ST-Datenschnittstellensignale gültig. Wenn Sie das Signal in_valid deaktivieren, sind die Signale der Avalon-ST-Datenschnittstelle ungültig und müssen ignoriert werden. Sie können das Signal in_valid aktivieren, wann immer Daten verfügbar sind. Die Senke erfasst jedoch nur die Daten von der Quelle, wenn der IP-Kern das in_ready-Signal bestätigt. |
| in_data[] | Daten | Eingang | Dateneingabe, die die Codewortsymbole enthält. Nur gültig, wenn in_valid geltend gemacht wird. Das Signal in_data ist ein Vektor, der enthält C x PAR Symbole. Wenn PAR < N, kommt das Codewort jedes Kanals über mehrere Zyklen an. |
| in_era | Daten | Eingang | Dateneingabe, die angibt, welche Symbole Löschungen sind. Nur gültig, wenn in_valid geltend gemacht wird. Es ist ein Vektor, der enthält C x PAR Bits. |
| aus_bereit | bereit | Eingang | Datenübertragungsbereitschaftssignal, um anzuzeigen, dass das Downstream-Modul bereit ist, Daten zu akzeptieren. Die Quelle liefert neue Daten (falls verfügbar), wenn Sie das out_ready-Signal aktivieren, und stellt die Bereitstellung neuer Daten ein, wenn Sie das out_ready-Signal deaktivieren. |
| out_valid | gültig | Ausgabe | Daten gültiges Signal. Der IP-Kern macht das out_valid-Signal hoch, wann immer ein gültiger Ausgang auf out_data ist. |
| out_data | Daten | Ausgabe | Enthält die decodierte Ausgabe, wenn der IP-Kern das out_valid-Signal bestätigt. Die korrigierten Symbole befinden sich in derselben Reihenfolge, in der sie eingegeben wurden. Es ist ein Vektor, der enthält C x N Symbole. |
| out_error | Fehler | Ausgabe | Zeigt ein nicht korrigierbares Codewort an. |
- Ein aktiviertes in_valid-Signal zeigt gültige Daten an.
- Jedes Codewort kann abhängig vom Parallelitätsparameter über mehrere Zyklen ankommen. Das Design verfolgt die Struktur der Eingabe, sodass keine Paketgrenzen auf der Schnittstelle erforderlich sind. Die Anzahl paralleler Kanäle des Designs erhöht den Durchsatz, indem die Funktionseinheiten für alle gleichzeitigen Kanäle repliziert werden. Dieses Design verwendet keine Avalon-ST-Schnittstellenmehrkanalunterstützung.
- Wenn der Decoder das out_valid-Signal aktiviert, liefert er gültige Daten auf out_data.
- Es gibt C Codewörter pro Zyklus aus, wobei C die Anzahl paralleler Kanäle ist. Der IP-Kern aktiviert das out_error-Signal, wenn er ein nicht korrigierbares Codewort empfängt, dh: wenn der IP-Kern die Löschkorrekturfähigkeit überschreitet
Löschdecoder-Referenzdesign
Intel Corporation. Alle Rechte vorbehalten. Intel, das Intel-Logo und andere Intel-Marken sind Marken der Intel Corporation oder ihrer Tochtergesellschaften. Intel garantiert die Leistung seiner FPGA- und Halbleiterprodukte gemäß den aktuellen Spezifikationen gemäß Intels Standardgewährleistung, behält sich jedoch das Recht vor, jederzeit ohne Vorankündigung Änderungen an Produkten und Diensten vorzunehmen. Intel übernimmt keine Verantwortung oder Haftung, die sich aus der Anwendung oder Verwendung von hierin beschriebenen Informationen, Produkten oder Diensten ergeben, es sei denn, Intel hat ausdrücklich schriftlich zugestimmt. Intel-Kunden wird empfohlen, die neueste Version der Gerätespezifikationen zu beschaffen, bevor sie sich auf veröffentlichte Informationen verlassen und bevor sie Produkte oder Dienstleistungen bestellen.
Bei anderen Namen und Marken kann es sich um das Eigentum Dritter handeln.
Dokumente / Ressourcen
 |
Intel Erasure Decoder-Referenzdesign [pdf] Anweisungen Löschdecoder-Referenzdesign, Löschdecoder, Löschdecoder-Referenz |
