MICROCHIP Viterbi-Decoder
Technische Daten
- Algorithmus: Viterbi-Decoder
- Eingang: 3-Bit oder 4-Bit Soft- oder Hard-Input
- Dekodierungsmethode: Maximale Wahrscheinlichkeit
- Durchführung: Seriell und parallel
- Anwendungen: Mobiltelefone, Satellitenkommunikation, digitales Fernsehen
Anweisungen zur Produktverwendung
Der serielle Viterbi-Decoder verarbeitet Eingangsbits einzeln und sequenziell. Befolgen Sie diese Schritte, um den seriellen Decoder zu verwenden:
- Stellen Sie die Eingangsbits sequenziell dem Decoder zur Verfügung.
- Der Decoder aktualisiert die Pfadmetriken und trifft Entscheidungen für jedes Bit.
- Bedenken Sie, dass der serielle Decoder zwar langsamer sein kann, aber eine geringere Komplexität und einen geringeren Ressourcenverbrauch bietet.
- Verwenden Sie den seriellen Decoder für Anwendungen, bei denen Größe, Stromverbrauch und Kosten Vorrang vor Geschwindigkeit haben.
- Der parallele Viterbi-Decoder verarbeitet mehrere Bits gleichzeitig. So verwenden Sie den parallelen Decoder:
- Stellen Sie dem Decoder gleichzeitig mehrere Bits als Eingabe zur parallelen Verarbeitung zur Verfügung.
- Der Decoder aktualisiert verschiedene Pfadmetriken parallel, was zu einer schnelleren Verarbeitung führt.
- Beachten Sie, dass der Parallel Decoder einen hohen Durchsatz auf Kosten einer erhöhten Komplexität und Ressourcennutzung bietet.
- Wählen Sie den Parallel Decoder für Anwendungen, die eine schnelle Verarbeitung und einen hohen Durchsatz erfordern, wie etwa Echtzeit-Kommunikationssysteme.
Häufig gestellte Fragen
F: Was sind Faltungscodes?
A: Faltungscodes sind Fehlerkorrekturcodes, die in Kommunikationssystemen häufig zum Schutz vor Übertragungsfehlern verwendet werden.
F: Wie funktioniert der Viterbi-Decoder?
A: Der Viterbi-Decoder verwendet den Viterbi-Algorithmus, um anhand des empfangenen Signals die wahrscheinlichste Sequenz übertragener Bits zu identifizieren und so Dekodierungsfehler zu minimieren.
F: Wann sollte ich einen seriellen Viterbi-Decoder einem parallelen vorziehen?
A: Entscheiden Sie sich für einen seriellen Decoder, wenn Sie Wert auf geringere Komplexität, geringeren Ressourcenverbrauch und Kosteneffizienz legen. Er eignet sich für Anwendungen, bei denen Geschwindigkeit nicht das wichtigste Kriterium ist.
F: In welchen Anwendungen wird der Viterbi-Decoder üblicherweise verwendet?
A: Der Viterbi-Decoder wird häufig in modernen Kommunikationssystemen wie Mobiltelefonen, Satellitenkommunikation und digitalem Fernsehen verwendet.
Einführung
Der Viterbi-Decoder ist ein Algorithmus, der in digitalen Kommunikationssystemen zum Decodieren von Faltungscodes verwendet wird. Faltungscodes sind Fehlerkorrekturcodes, die in Kommunikationssystemen häufig zum Schutz vor während der Übertragung auftretenden Fehlern verwendet werden.
Der Viterbi-Decoder ermittelt die wahrscheinlichste Folge übertragener Bits auf der Grundlage des empfangenen Signals mithilfe des Viterbi-Algorithmus, einem dynamischen Programmieransatz. Dieser Algorithmus berücksichtigt alle möglichen Codepfade, um die wahrscheinlichste Bitfolge auf der Grundlage des empfangenen Signals zu berechnen. Anschließend wählt er den Pfad mit der höchsten Wahrscheinlichkeit aus.
Der Viterbi-Decoder ist ein Maximum-Likelihood-Decoder, der die Fehlerwahrscheinlichkeit beim Decodieren des empfangenen Signals minimiert und seriell implementiert ist, sodass er nur wenig Platz einnimmt, und parallel für einen höheren Durchsatz. Er wird häufig in modernen Kommunikationssystemen verwendet, darunter Mobiltelefone, Satellitenkommunikation und digitales Fernsehen. Dieses IP akzeptiert 3-Bit- oder 4-Bit-Soft- oder Hard-Input.
Der Viterbi-Algorithmus kann mit zwei Hauptansätzen implementiert werden: seriell und parallel. Jeder Ansatz hat unterschiedliche Merkmale und Anwendungen, die im Folgenden beschrieben werden.
Serieller Viterbi-Decoder
Der serielle Viterbi-Decoder verarbeitet Eingangsbits einzeln, aktualisiert die Pfadmetriken sequenziell und trifft Entscheidungen für jedes Bit. Aufgrund seiner seriellen Verarbeitung ist er jedoch im Vergleich zu seinem parallelen Gegenstück tendenziell langsamer. Der serielle Decoder benötigt 69 Taktzyklen, um eine Ausgabe zu generieren, da er alle möglichen Zustandsmetriken sequenziell aktualisiert und für jedes Bit durch das Trellis zurückverfolgen muss, was zu einer längeren Verarbeitungszeit führt.
Der VorteiltagDer Vorteil eines seriellen Decoders liegt in seiner typischerweise geringeren Komplexität und dem geringeren Hardware-Ressourcenverbrauch im Vergleich zu einem parallelen Decoder. Dies macht ihn zu einem Vorteiltaggünstige Option für Anwendungen, bei denen Größe, Stromverbrauch und Kosten wichtiger sind als Geschwindigkeit.
Paralleler Viterbi-Decoder
Der parallele Viterbi-Decoder ist für die gleichzeitige Verarbeitung mehrerer Bits ausgelegt. Dies wird durch den Einsatz paralleler Verarbeitungsmethoden erreicht, um verschiedene Pfadmetriken gleichzeitig zu aktualisieren. Diese Parallelität führt zu einer erheblichen Reduzierung der Anzahl der Taktzyklen, die zur Generierung einer Ausgabe erforderlich sind (8 Taktzyklen).
Die Geschwindigkeit des Parallel-Decoders geht auf Kosten einer höheren Komplexität und Ressourcennutzung. Zur Implementierung der parallelen Verarbeitungselemente ist mehr Hardware erforderlich, was die Größe und den Stromverbrauch des Decoders erhöhen kann. Für Anwendungen, die einen hohen Durchsatz und eine schnelle Verarbeitung erfordern, wie z. B. Echtzeit-Kommunikationssysteme, wird häufig der parallele Viterbi-Decoder bevorzugt.
Zusammenfassend hängt die Entscheidung zwischen der Verwendung eines seriellen und eines parallelen Viterbi-Decoders von den spezifischen Anforderungen der Anwendung ab. Bei Anwendungen, die minimalen Stromverbrauch, Kosten und Geschwindigkeit erfordern, ist normalerweise ein serieller Decoder geeignet. Bei Anwendungen, die hohe Geschwindigkeit und hohen Durchsatz erfordern und bei denen die Leistung entscheidend ist, ist jedoch ein paralleler Decoder die bevorzugte Option, auch wenn er komplexer ist und mehr Ressourcen erfordert.
Zusammenfassung
In der folgenden Tabelle finden Sie eine Zusammenfassung der IP-Eigenschaften des Viterbi-Decoders.
Tabelle 1. Eigenschaften des Viterbi-Decoders
| Core-Version | Dieses Dokument gilt für Viterbi Decoder v1.1. |
| Unterstützte Gerätefamilien | • PolarFire® SoC
• PolarFire |
| Unterstützter Tool-Flow | Erfordert Libero® SoC v12.0 oder spätere Versionen. |
| Lizenzierung | Der mit Viterbi Decoder verschlüsselte RTL ist mit jeder Libero-Lizenz kostenlos verfügbar.
Verschlüsseltes RTL: Für den Kern wird ein vollständig verschlüsselter RTL-Code bereitgestellt, der die Instanziierung des Kerns mit SmartDesign ermöglicht. Simulation, Synthese und Layout werden mit der Libero-Software durchgeführt. |
Merkmale
Viterbi Decoder IP bietet die folgenden Funktionen:
- Unterstützt Soft-Input-Breiten von 3 Bit oder 4 Bit
- Unterstützt serielle und parallele Architektur
- Unterstützt benutzerdefinierte Traceback-Längen und der Standardwert ist 20
- Unterstützt unipolare und bipolare Datentypen
- Unterstützt Coderate von 1/2
- Unterstützt eine Einschränkungslänge von 7
Installationsanleitung
Der IP-Kern muss automatisch über die IP-Katalog-Aktualisierungsfunktion in der Libero SoC-Software im IP-Katalog der Libero® SoC-Software installiert werden, oder er wird manuell aus dem Katalog heruntergeladen. Sobald der IP-Kern im IP-Katalog der Libero SoC-Software installiert ist, wird er in SmartDesign für die Aufnahme in das Libero-Projekt konfiguriert, generiert und instanziiert.
Gerätenutzung und Leistung (Stelle eine Frage)
Die Ressourcennutzung für Viterbi Decoder wird mit dem Synopsys Synplify Pro-Tool gemessen und die Ergebnisse sind in der folgenden Tabelle zusammengefasst.
Tabelle 2. Geräte- und Ressourcennutzung
| Gerätedetails | Datentyp | Architektur | Ressourcen | Leistung (MHz) | Arbeitsspeicher | SumBlox | Chip-Globals | |||
| Familie | Gerät | LUTs | DFF | LSRAM | uSRAM | |||||
| PolarFire®-SoC | MPFS250T | Unipolar | Seriell | 416 | 354 | 200 | 3 | 0 | 0 | 0 |
| Bipolar | Seriell | 416 | 354 | 200 | 3 | 0 | 0 | 0 | ||
| Unipolar | Parallel | 13784 | 4642 | 200 | 0 | 0 | 0 | 0 | ||
| Bipolar | Parallel | 13768 | 4642 | 200 | 0 | 0 | 0 | 1 | ||
| PolarFire | MPF300T | Unipolar | Seriell | 416 | 354 | 200 | 3 | 0 | 0 | 0 |
| Bipolar | Seriell | 416 | 354 | 200 | 3 | 0 | 0 | 0 | ||
| Unipolar | Parallel | 13784 | 4642 | 200 | 0 | 0 | 0 | 0 | ||
| Bipolar | Parallel | 13768 | 4642 | 200 | 0 | 0 | 0 | 1 | ||
Wichtig: Das Design wird mithilfe des Viterbi-Decoders implementiert, indem die folgenden GUI-Parameter konfiguriert werden:
- Breite der Soft-Daten = 4
- K Länge = 7
- Coderate = ½
- Traceback-Länge = 20
Viterbi Decoder IP-Konfigurator
Viterbi Decoder IP-Konfigurator (Eine Frage stellen)
Dieser Abschnitt bietet einen Überblickview der Viterbi Decoder Configurator-Schnittstelle und ihrer verschiedenen Komponenten.
Der Viterbi Decoder Configurator bietet eine grafische Benutzeroberfläche zum Konfigurieren von Parametern und Einstellungen für einen Viterbi Decoder IP-Core. Der Benutzer kann Parameter wie Soft Data-Breite, K-Länge, Coderate, Traceback-Länge, Datentyp, Architektur, Testbench und Lizenz auswählen. Die wichtigsten Konfigurationen sind in Tabelle 3-1 beschrieben.
Die folgende Abbildung bietet eine detaillierte view der Viterbi Decoder Configurator-Schnittstelle.
Abbildung 1-1. Viterbi Decoder IP-Konfigurator
Die Schnittstelle umfasst außerdem die Schaltflächen „OK“ und „Abbrechen“ zum Bestätigen oder Verwerfen der vorgenommenen Konfigurationen.
Funktionsbeschreibung
Die folgende Abbildung zeigt die Hardwareimplementierung des Viterbi-Decoders.
Abbildung 2-1. Hardware-Implementierung des Viterbi-Decoders
Dieses Modul arbeitet mit DVALID_I. Wenn DVALID_I bestätigt wird, werden die entsprechenden Daten als Eingabe verwendet und der Prozess beginnt. Diese IP hat einen Verlaufspuffer und basierend auf dieser Auswahl verwendet die IP die ausgewählte Puffernummer von DVALID_Is + einige Taktzyklen, um die erste Ausgabe zu generieren. Standardmäßig beträgt der Verlaufspuffer 20. Die Latenz zwischen Eingabe und Ausgabe des parallelen Viterbi-Decoders beträgt 20 DVALID_Is + 14 Taktzyklen. Die Latenz zwischen Eingabe und Ausgabe des seriellen Viterbi-Decoders beträgt 20 DVALID_Is + 72 Taktzyklen.
Die Architektur (Eine Frage stellen)
Der Viterbi-Decoder ruft die ursprünglich an den Faltungsencoder übergebenen Daten ab, indem er den besten Pfad durch alle möglichen Encoderzustände findet. Bei einer Einschränkungslänge von 7 gibt es 64 Zustände. Die Architektur besteht aus den folgenden Hauptblöcken:
- Metrische Einheit (BMU)
- Pfadmetrische Einheit (PMU)
- Rückverfolgungseinheit (TBU)
- Vergleichsauswahleinheit (ACSU) hinzufügen
Die folgende Abbildung zeigt die Viterbi-Decoderarchitektur.
Abbildung 2-2. Architektur des Viterbi-Decoders
Der Viterbi-Decoder besteht aus drei internen Blöcken, die im Folgenden erklärt werden:
- Metrische Einheit (BMU): Die BMU berechnet die Diskrepanz zwischen dem empfangenen Signal und allen möglichen gesendeten Signalen und verwendet dabei Metriken wie die Hamming-Distanz für binäre Daten oder die euklidische Distanz für erweiterte Modulationsschemata. Diese Berechnung bewertet die Ähnlichkeit zwischen den empfangenen und möglichen gesendeten Signalen. Die BMU verarbeitet diese Metriken für jedes empfangene Symbol oder Bit und leitet die Ergebnisse an die Path Metric Unit weiter.
- Pfadmetrische Einheit (PMU): Die PMU, die auch als Add-Compare-Select (ACS)-Einheit bekannt ist, aktualisiert Pfadmetriken, indem sie Zweigmetriken von der BMU verarbeitet. Sie verfolgt die kumulative Metrik des besten Pfads für jeden Zustand im Trellis-Diagramm (eine grafische Darstellung der möglichen Zustandsübergänge). Die PMU fügt die neue Zweigmetrik der aktuellen Pfadmetrik für jeden Zustand hinzu, vergleicht alle Pfade, die zu diesem Zustand führen, und wählt den mit der niedrigsten Metrik aus, was den wahrscheinlichsten Pfad anzeigt. Dieser Auswahlprozess wird bei jedem Schritt durchgeführt.tage des Gitters, was zu einer Sammlung der wahrscheinlichsten Pfade, den sogenannten Überlebenspfaden, für jeden Zustand führt.
- Rückverfolgungseinheit (TBU): Die TBU ist dafür verantwortlich, die wahrscheinlichste Zustandsfolge zu identifizieren, nachdem die empfangenen Symbole von der PMU verarbeitet wurden. Dies wird erreicht, indem das Trellis vom Endzustand mit der niedrigsten Pfadmetrik zurückverfolgt wird. Die TBU beginnt am Ende der Trellis-Struktur und verfolgt die verbleibenden Pfade mithilfe von Zeigern oder Referenzen zurück, um die wahrscheinlichste übertragene Folge zu ermitteln. Die Länge der Rückverfolgung wird durch die eingeschränkte Länge des Faltungscodes bestimmt und wirkt sich sowohl auf die Decodierungslatenz als auch auf die Komplexität aus. Nach Abschluss des Rückverfolgungsprozesses werden die decodierten Daten als Ausgabe präsentiert, normalerweise ohne die angehängten Tail-Bits, die ursprünglich zum Löschen des Faltungscodierers eingefügt wurden.
Der Viterbi-Decoder verwendet diese drei Einheiten, um das empfangene Signal präzise in die ursprünglich gesendeten Daten zu dekodieren, indem er alle während der Übertragung aufgetretenen Fehler korrigiert.
Der für seine Effizienz bekannte Viterbi-Algorithmus ist die Standardmethode zum Dekodieren von Faltungscodes in Kommunikationssystemen.
Für die Softcodierung stehen zwei Datenformate zur Verfügung: unipolar und bipolar. In der folgenden Tabelle sind die Werte und die entsprechenden Beschreibungen für 3-Bit-Soft-Input aufgeführt.
Tabelle 2-1. 3-Bit Soft-Eingänge
| Beschreibung | Unipolar | Bipolar |
| Stärkste 0 | 000 | 100 |
| Relativ stark 0 | 001 | 101 |
| Relativ schwach 0 | 010 | 110 |
| Schwächste 0 | 011 | 111 |
| Schwächste 1 | 100 | 000 |
| Relativ schwach 1 | 101 | 001 |
| Relativ stark 1 | 110 | 010 |
| Stärkste 1 | 111 | 100 |
In der folgenden Tabelle sind die Standard-Faltungscodes aufgeführt.
Tabelle 2-2. Standard-Faltungscode
| Beschränkungslänge | Ausgaberate = 2 | |
| Binär | Oktal | |
| 7 | 1111001 | 171 |
| 1011011 | 133 | |
Parameter und Schnittstellensignale des Viterbi-Decoders (Stelle eine Frage)
In diesem Abschnitt werden die Parameter im GUI-Konfigurator und den E/A-Signalen des Viterbi-Decoders erläutert.
Konfigurationseinstellungen (Stelle eine Frage)
In der folgenden Tabelle sind die Konfigurationsparameter aufgeführt, die in der Hardwareimplementierung des Viterbi-Decoders verwendet werden. Dies sind allgemeine Parameter und variieren je nach den Anforderungen der Anwendung.
Tabelle 3-1. Konfigurationsparameter
| Parametername | Beschreibung | Wert |
| Breite weicher Daten | Gibt die Anzahl der Bits an, die zur Darstellung der Soft-Input-Datenbreite verwendet werden | Vom Benutzer wählbar, unterstützt 3 und 4 Bit |
| K Länge | K ist die Einschränkungslänge des Faltungscodes | Fest auf 7 |
| Coderate | Gibt das Verhältnis von Eingangsbits zu Ausgangsbits an | 1/2 |
| Traceback-Länge | Bestimmt die Tiefe des im Viterbi-Algorithmus verwendeten Trellis | Benutzerdefinierter Wert, standardmäßig 20 |
| Datentyp | Ermöglicht Benutzern die Auswahl des Eingabedatentyps | Vom Benutzer wählbar und unterstützt die folgenden Optionen:
• Unipolar • Bipolar |
| Architektur | Gibt den Typ der Implementierungsarchitektur an | Unterstützt die folgenden Implementierungstypen:
• Parallel • Seriell |
Ein- und Ausgangssignale (Stelle eine Frage)
In der folgenden Tabelle sind die Eingangs- und Ausgangsports des Viterbi Decoder IP aufgeführt.
Tabelle 3-2. Eingangs- und Ausgangsports
| Signalname | Richtung | Breite | Beschreibung |
| SYS_CLK_I | Eingang | 1 | Eingangstaktsignal |
| ARSTN_I | Eingang | 1 | Eingangs-Reset-Signal (Asynchroner Active-Low-Reset) |
| DATEN_I | Eingang | 6 | Dateneingangssignal (MSB 3-Bit IDATA, LSB 3-Bit QDATA) |
| DVALID_I | Eingang | 1 | Daten gültiges Eingangssignal |
| DATEN_O | Ausgabe | 1 | Datenausgabe des Viterbi-Decoders |
| DVALID_O | Ausgabe | 1 | Daten gültiges Ausgangssignal |
Zeitdiagramme
In diesem Abschnitt werden die Zeitdiagramme des Viterbi-Decoders erläutert.
Die folgende Abbildung zeigt das Zeitdiagramm des Viterbi-Decoders, das sowohl für die Konfiguration im seriellen als auch im parallelen Modus gilt.
Abbildung 4-1. Zeitdiagramm
- Der serielle Viterbi-Decoder erfordert mindestens 69 Taktzyklen (Durchsatz), um die Ausgabe zu generieren.
- Um die Latenz des seriellen Viterbi-Decoders zu berechnen, verwenden Sie die folgende Gleichung:
- Anzahl der History-Buffer mal DVALIDs + 72 Taktzyklen
- Zum BeispielampWenn die Länge des History Buffer auf 20 eingestellt ist, dann
- Latenz = 20 Valids + 72 Taktzyklen
- Der parallele Viterbi-Decoder erfordert mindestens 8 Taktzyklen (Durchsatz), um die Ausgabe zu generieren.
- Um die Latenz des parallelen Viterbi-Decoders zu berechnen, verwenden Sie die folgende Gleichung:
- Anzahl der History-Buffer mal DVALIDs + 14 Taktzyklen
- Zum BeispielampWenn die Länge des History Buffer auf 20 eingestellt ist, dann
- Latenz = 20 Valids + 14 Taktzyklen
Wichtig: Das Zeitdiagramm für serielle und parallele Viterbi-Decoder ist identisch, mit Ausnahme der Anzahl der für jeden Decoder erforderlichen Taktzyklen.
Prüfstandssimulation
AlsampUm die Funktionalität des Viterbi-Decoders zu überprüfen, steht Ihnen der Testbench zur Verfügung. Um den Kern mithilfe des Testbench zu simulieren, führen Sie die folgenden Schritte aus:
- Öffnen Sie die Libero® SoC-Anwendung, klicken Sie auf Katalog > View > Windows > Katalog, und erweitern Sie dann Lösungen-Drahtlos. Doppelklicken Sie auf Viterbi_Decoder, und klicken Sie dann auf OK. Die mit IP verknüpfte Dokumentation ist unter Dokumentation aufgeführt.
Wichtig: Wenn die Registerkarte „Katalog“ nicht angezeigt wird, navigieren Sie zu View Klicken Sie im Menü „Fenster“ auf „Katalog“, um es sichtbar zu machen. - Konfigurieren Sie die IP gemäß den Anforderungen, wie in Abbildung 1-1 gezeigt.
- Der FEC-Encoder muss zum Testen des Viterbi-Decoders konfiguriert werden. Öffnen Sie den Katalog und konfigurieren Sie die FEC-Encoder-IP.
- Navigieren Sie zur Registerkarte „Stimulus-Hierarchie“ und klicken Sie auf „Hierarchie erstellen“.
- Klicken Sie auf der Registerkarte „Stimulus Hierarchy“ mit der rechten Maustaste auf „Testbench“ (vit_decoder_tb(vit_decoder_tb.v [work])), und klicken Sie dann auf „Pre-Synth Design simulieren“ > „Interaktiv öffnen“.
Wichtig: Wenn die Registerkarte „Stimulushierarchie“ nicht angezeigt wird, navigieren Sie zu View > Windows-Menü und klicken Sie auf Stimulus-Hierarchie, um es sichtbar zu machen.
Das ModelSim®-Tool wird mit dem Testbench geöffnet, wie in der folgenden Abbildung dargestellt.
Abbildung 5-1. ModelSim-Tool-Simulationsfenster
Wichtig
- Wenn die Simulation aufgrund der in der.do-Datei angegebenen Laufzeitbegrenzung unterbrochen wird fileverwenden Sie den Befehl run -all, um die Simulation abzuschließen.
- Nach dem Ausführen der Simulation generiert die Testbench zwei files (fec_input.txt, vit_output.txt) und Sie können die beiden vergleichen files für eine erfolgreiche Simulation.
Änderungsverlauf (Eine Frage stellen)
Der Revisionsverlauf beschreibt die Änderungen, die im Dokument vorgenommen wurden. Die Änderungen werden nach Revision aufgelistet, beginnend mit der aktuellsten Veröffentlichung.
Tabelle 6-1. Revisionsverlauf
| Revision | Datum | Beschreibung |
| B | 06/2024 | Nachfolgend finden Sie die Liste der in Revision B des Dokuments vorgenommenen Änderungen:
• Der Inhalt des Abschnitts „Einführung“ wurde aktualisiert • Tabelle 2 im Abschnitt „Geräteauslastung und -leistung“ hinzugefügt • 1. Abschnitt „Viterbi Decoder IP Configurator“ hinzugefügt • Inhalt über die internen Blöcke hinzugefügt, Tabelle 2-1 aktualisiert und Tabelle 2-2 hinzugefügt in 2.1. Architekturabschnitt • Tabelle 3-1 in 3.1 aktualisiert. Abschnitt „Konfigurationseinstellungen“ • Abbildung 4-1 und eine Anmerkung im Abschnitt 4. Zeitdiagramme hinzugefügt • Abbildung 5-1 im Abschnitt 5. Testbench-Simulation aktualisiert |
| A | 05/2023 | Erstveröffentlichung |
Microchip FPGA-Unterstützung
Die Microchip FPGA-Produktgruppe unterstützt ihre Produkte mit verschiedenen Support-Services, darunter Kundendienst, technisches Kunden-Support-Center, a webStandort und weltweite Vertriebsniederlassungen. Kunden wird empfohlen, die Online-Ressourcen von Microchip zu besuchen, bevor sie sich an den Support wenden, da ihre Fragen sehr wahrscheinlich bereits beantwortet wurden.
Wenden Sie sich über das Technical Support Center an webSeite unter www.microchip.com/support. Geben Sie die Teilenummer des FPGA-Geräts an, wählen Sie die entsprechende Gehäusekategorie aus und laden Sie das Design hoch files beim Erstellen eines technischen Support-Falls.
Wenden Sie sich für nicht technischen Produktsupport an den Kundendienst, z. B. Produktpreise, Produkt-Upgrades, Aktualisierungsinformationen, Bestellstatus und Autorisierung.
- Rufen Sie aus Nordamerika die Nummer 800.262.1060 an.
- Aus dem Rest der Welt rufen Sie 650.318.4460 an
- Fax, von überall auf der Welt, 650.318.8044
Mikrochip-Informationen
Der Mikrochip WebWebsite
Microchip bietet Online-Support über unsere webSeite unter www.microchip.com/. Das webWebsite wird verwendet, um files und Informationen für Kunden leicht zugänglich. Einige der verfügbaren Inhalte umfassen:
- Produkt-Support – Datenblätter und Errata, Anwendungshinweise und sampDateiprogramme, Designressourcen, Benutzerhandbücher und Hardware-Supportdokumente, neueste Softwareversionen und archivierte Software
- Allgemeiner technischer Support – Häufig gestellte Fragen (FAQs), Anfragen zum technischen Support, Online-Diskussionsgruppen, Mitgliederliste des Microchip-Designpartnerprogramms
- Geschäft von Microchip – Produktauswahl- und Bestellleitfäden, aktuelle Pressemitteilungen von Microchip, eine Liste mit Seminaren und Veranstaltungen, eine Liste mit Vertriebsbüros, Distributoren und Werksvertretungen von Microchip
Benachrichtigungsservice für Produktänderungen
Der Benachrichtigungsservice für Produktänderungen von Microchip hilft Kunden, die Produkte von Microchip auf dem Laufenden zu halten. Abonnenten erhalten E-Mail-Benachrichtigungen, wenn Änderungen, Aktualisierungen, Überarbeitungen oder Errata in Bezug auf eine bestimmte Produktfamilie oder ein Entwicklungstool von Interesse vorliegen.
Um sich zu registrieren, gehen Sie zu www.microchip.com/pcn und folgen Sie den Registrierungsanweisungen.
Kundenservice
Benutzer von Microchip-Produkten können über mehrere Kanäle Unterstützung erhalten:
- Vertriebshändler oder Vertreter
- Lokales Verkaufsbüro
- Ingenieur für eingebettete Lösungen (ESE)
- Technische Unterstützung
Kunden sollten sich für Unterstützung an ihren Händler, Vertreter oder ESE wenden. Lokale Verkaufsbüros stehen den Kunden ebenfalls zur Verfügung. Eine Liste der Verkaufsbüros und Standorte finden Sie in diesem Dokument.
Technischen Support erhalten Sie über die webWebsite unter: www.microchip.com/support
Codeschutzfunktion von Microchip Devices
Beachten Sie die folgenden Details zur Codeschutzfunktion bei Microchip-Produkten:
- Mikrochipprodukte erfüllen die in ihrem jeweiligen Mikrochip-Datenblatt enthaltenen Spezifikationen.
- Microchip ist davon überzeugt, dass seine Produktfamilie sicher ist, wenn sie bestimmungsgemäß, innerhalb der Betriebsspezifikationen und unter normalen Bedingungen verwendet wird.
- Microchip schätzt und schützt seine geistigen Eigentumsrechte aggressiv. Versuche, die Codeschutzfunktionen von Microchip-Produkten zu verletzen, sind streng verboten und können gegen das Digital Millennium Copyright Act verstoßen.
- Weder Microchip noch ein anderer Halbleiterhersteller kann die Sicherheit seines Codes garantieren. Codeschutz bedeutet nicht, dass wir garantieren, dass das Produkt „unknackbar“ ist. Der Codeschutz entwickelt sich ständig weiter. Microchip ist bestrebt, die Codeschutzfunktionen unserer Produkte kontinuierlich zu verbessern.
Rechtliche Hinweise
Diese Veröffentlichung und die darin enthaltenen Informationen dürfen nur mit Microchip-Produkten verwendet werden, einschließlich zum Entwerfen, Testen und Integrieren von Microchip-Produkten in Ihre Anwendung. Verwendung dieser Informationen
in sonstiger Weise gegen diese Bedingungen verstößt. Informationen zu Geräteanwendungen werden nur zu Ihrer Information bereitgestellt und können durch Updates ersetzt werden. Es liegt in Ihrer Verantwortung, sicherzustellen, dass Ihre Anwendung Ihren Spezifikationen entspricht. Wenden Sie sich für weitere Unterstützung an Ihr lokales Microchip-Verkaufsbüro oder erhalten Sie weitere Unterstützung unter www.microchip.com/en-us/support/design-help/client-support-services.
DIESE INFORMATIONEN WERDEN VON MICROCHIP „WIE BESEHEN“ BEREITGESTELLT. MICROCHIP GIBT KEINE ZUSICHERUNGEN ODER GARANTIEN JEGLICHER ART, WEDER AUSDRÜCKLICH NOCH STILLSCHWEIGEND, SCHRIFTLICH ODER MÜNDLICH, GESETZLICH ODER ANDERWEITIG, IN BEZUG AUF DIE INFORMATIONEN, EINSCHLIESSLICH, ABER NICHT BESCHRÄNKT AUF STILLSCHWEIGENDE GARANTIEN DER NICHTVERLETZUNG, MARKTGÄNGIGKEIT UND EIGNUNG FÜR EINEN BESTIMMTEN ZWECK ODER GARANTIEN IN BEZUG AUF IHREN ZUSTAND, IHRE QUALITÄT ODER LEISTUNG.
MICROCHIP ÜBERNIMMT IN KEINEM FALL HAFTUNG FÜR INDIREKTE, BESONDERE, STRAFENDE, ZUFÄLLIGE ODER FOLGEVERLUSTE, SCHÄDEN, KOSTEN ODER AUSGABEN JEGLICHER ART, DIE MIT DEN INFORMATIONEN ODER IHRER VERWENDUNG IN ZUSAMMENHANG STEHEN, JEGLICH DER URSACHE, SELBST WENN MICROCHIP HIERVON INFORMIERT WURDE MÖGLICHKEIT ODER DIE SCHÄDEN SIND VORHERSEHBAR. SOWEIT GESETZLICH ZULÄSSIG, ÜBERSTEIGT DIE GESAMTHAFTUNG VON MICROCHIP FÜR ALLE ANSPRÜCHE, DIE IN IRGENDEINER WEISE IM ZUSAMMENHANG MIT DEN INFORMATIONEN ODER IHRER VERWENDUNG SIND, NICHT DIE ANZAHL DER GEBÜHREN, DIE SIE GEGEBENENFALLS DIREKT AN MICROCHIP FÜR DIE INFORMATIONEN GEZAHLT HABEN.
Die Verwendung von Microchip-Geräten in lebenserhaltenden und/oder sicherheitsrelevanten Anwendungen erfolgt ausschließlich auf Risiko des Käufers. Der Käufer verpflichtet sich, Microchip von allen Schäden, Ansprüchen, Klagen oder Kosten freizustellen, die sich aus einer solchen Verwendung ergeben. Sofern nicht anders angegeben, werden keine Lizenzen im Rahmen der geistigen Eigentumsrechte von Microchip übertragen, weder implizit noch anderweitig.
Handelsmarken
Der Name und das Logo von Microchip, das Microchip-Logo, Adaptec, AVR, AVR-Logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi-Logo, MOST, MOST-Logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-Logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron und XMEGA sind eingetragene Warenzeichen von Microchip Technology Incorporated in den USA und anderen Ländern.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-Logo, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider und ZL sind eingetragene Marken von Microchip Technology Incorporated in den USA.
Unterdrückung benachbarter Tasten, AKS, Analog für das digitale Zeitalter, Jeder Kondensator, AnyIn, AnyOut, Erweitertes Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamisches Durchschnittsmatching, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge,
IGaT, In-Circuit-Serielles Programmieren, ICSP, INICnet, Intelligente Parallelisierung, IntelliMOS, Inter-Chip-Konnektivität, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB-zertifiziertes Logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Allwissende Codegenerierung, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serielles Quad-E/A, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect und ZENA sind Marken von Microchip Technology Incorporated in den USA und anderen Ländern.
SQTP ist eine Dienstleistungsmarke von Microchip Technology Incorporated in den USA
Das Adaptec-Logo, Frequency on Demand, Silicon Storage Technology und Symmcom sind eingetragene Warenzeichen von Microchip Technology Inc. in anderen Ländern.
GestIC ist in anderen Ländern eine eingetragene Marke der Microchip Technology Germany II GmbH & Co. KG, einer Tochtergesellschaft der Microchip Technology Inc.
Alle anderen hier erwähnten Marken sind Eigentum der jeweiligen Unternehmen.
© 2024, Microchip Technology Incorporated und seine Tochtergesellschaften. Alle Rechte vorbehalten.
ISBN: 978-1-6683-4696-9
Qualitätsmanagementsystem
Informationen zu den Qualitätsmanagementsystemen von Microchip finden Sie unter www.microchip.com/quality.
Weltweiter Vertrieb und Service
| AMERIKA | ASIEN/PAZIFIK | ASIEN/PAZIFIK | EUROPA |
| Unternehmen Büro | Australien – Sydney
Tel: 61-2-9868-6733 China – Peking Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Sonderverwaltungszone Hongkong Tel: 852-2943-5100 China – Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Shanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xi’an Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040 |
Indien – Bangalore
Tel: 91-80-3090-4444 Indien – Neu-Delhi Tel: 91-11-4160-8631 Indien – Pune Tel: 91-20-4121-0141 Japan – Ōsaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880-3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia - Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Philippinen – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipeh Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Österreich – Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Dänemark – Kopenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finnland – Espoo Tel: 358-9-4520-820 Frankreich – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Deutschland – Garching Tel: 49-8931-9700 Deutschland – Haan Tel: 49-2129-3766400 Deutschland – Heilbronn Tel: 49-7131-72400 Deutschland – Karlsruhe Tel: 49-721-625370 Deutschland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Deutschland – Rosenheim Tel: 49-8031-354-560 Israel – Hod Hasharon Tel: 972-9-775-5100 Italien – Mailand Tel: 39-0331-742611 Fax: 39-0331-466781 Italien – Padua Tel: 39-049-7625286 Niederlande – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norwegen – Trondheim Tel: 47-72884388 Polen – Warschau Tel: 48-22-3325737 Rumänien – Bukarest Tel: 40-21-407-87-50 Spanien – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Schweden – Göteborg Tel: 46-31-704-60-40 Schweden – Stockholm Tel: 46-8-5090-4654 Großbritannien – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
| 2355 West Chandler Blvd. | |||
| Chandler, AZ 85224-6199 | |||
| Tel: 480-792-7200 | |||
| Fax: 480-792-7277 | |||
| Technische Unterstützung: | |||
| www.microchip.com/support | |||
| Web Adresse: | |||
| www.microchip.com | |||
| Atlanta | |||
| Duluth, Georgia | |||
| Tel: 678-957-9614 | |||
| Fax: 678-957-1455 | |||
| Austin, Texas | |||
| Tel: 512-257-3370 | |||
| Boston | |||
| Westborough, Massachusetts | |||
| Tel: 774-760-0087 | |||
| Fax: 774-760-0088 | |||
| Chicago | |||
| Itasca, Illinois | |||
| Tel: 630-285-0071 | |||
| Fax: 630-285-0075 | |||
| Dallas | |||
| Addison, TX | |||
| Tel: 972-818-7423 | |||
| Fax: 972-818-2924 | |||
| Detroit | |||
| Novi, Michigan | |||
| Tel: 248-848-4000 | |||
| Houston, Texas (Bundesstaat) | |||
| Tel: 281-894-5983 | |||
| Indianapolis | |||
| Noblesville, Indiana | |||
| Tel: 317-773-8323 | |||
| Fax: 317-773-5453 | |||
| Tel: 317-536-2380 | |||
| Los Angeles | |||
| Mission Viejo, Kalifornien | |||
| Tel: 949-462-9523 | |||
| Fax: 949-462-9608 | |||
| Tel: 951-273-7800 | |||
| Raleigh, North Carolina | |||
| Tel: 919-844-7510 | |||
| New York, NY | |||
| Tel: 631-435-6000 | |||
| San Jose, Kalifornien | |||
| Tel: 408-735-9110 | |||
| Tel: 408-436-4270 | |||
| Kanada – Toronto | |||
| Tel: 905-695-1980 | |||
| Fax: 905-695-2078 |
Dokumente / Ressourcen
 |
MICROCHIP Viterbi-Decoder [pdf] Benutzerhandbuch Viterbi-Decoder, Decoder |